본문 바로가기
Xilinx SoC/Zybo Z7 10

[Linux+HDMI](1)하드웨어 설계, Vivado 2020.2

by 코딩스미스 2022. 7. 3.

1. Github에서 Digilent Zybo z7-10 하드웨어 프로젝트 파일을 다운받는다.

2. Vivado 2020.2에서 프로젝트를 로딩한다.

3. 하드웨어 정의 파일을 저장한다. Bitstream포함

 

1. Github에서 파일 다운로드

git clone --recursive https://github.com/Digilent/Zybo-Z7-10-base-linux.git

 

--recursive 옵션을 사용해야 한다. 해당 git 프로젝트는 내부에 git 프로젝트를 인용하고 있다. 특히 repo의 vivado library는 Digilent IP 정보가 담겨 있기 때문에 반드시 필요하다.

 

2. Vivado에서 TCL스트립트를 실행하여 프로젝트를 생성한다.

Vivado>>메뉴바>>Tools>>Run Tcl Script를 선택한다.

Zybo-Z7-10-base-linux/proj 경로로 이동하여,create_project.tcl를 선택/실행한다.

 

Vivado 2020.2와 로딩 프로젝트 버전차이가 있는 것 같다. 아래의 에러 메시지가 나온다.

The design has 24 blocks that should be upgraded. Report IP Status Upgrade Later

 

Report IP Status를 선택한다. 메시지 윈도우가 나타나면 OK를 누른다. IP Status 창 안의 모든 모듈을 체크하고 Upgrade Seleted 버튼을 누른다.

Critical Messages 창이 나온다. OK를 누른다.

IP Status의 Rerun을 누르면 IP모듈이 Up-to-date가 된 것을 확인할 수 있다.

 

Sources의 Design Sources 안을 보면 system(system.bd)을 우클릭하고 Generate Output Products를 클릭한다.

 

Generate Output Products 에서 Generate를 실행한다.

Create HDL Wrapper한다.